Artikel-ID: 000082084 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.11.2011

Timing bei Stratix V-Geräten nicht erfüllt

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Multi-Port-Triple-Speed-Ethernet-MegaCore-Funktionsdesigns die auf Stratix V-Geräte abzielen, erfüllen möglicherweise nicht die Zeitablaufsanforderungen.

    Dieses Problem betrifft Multi-Port-Triple-Speed-Ethernet MegaCore Funktionsdesigns, die auf Stratix V-Geräte abzielen.

    Lösung

    Keine Problemumgehung. Dieses Problem wird in einer zukünftigen Version behoben der Dreifach-Speed-Ethernet-MegaCore-Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.