Artikel-ID: 000082081 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.11.2016

40-100 GbE IP-Core könnte falsche Paritätsfehlerinformationen in MAC_HW_ERR Register-Bit 5 liefern

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Das MAC_HW_ERR Registerfeld (Offset 0x120) in Bit 5 sollte geben Sie an, dass im DOE Befehl ein Paritätsfehler vorliegt oder nicht vorhanden ist FIFO-Pufferabschnitt. Dieses Bit könnte jedoch einen falschen Wert haben.

    Lösung

    Dieses Problem hat keine Problemumgehung. Stellen Sie sicher, dass Sie sich nicht auf den Wert in Bit 5 des MAC_HW_ERR Registers in Versionen 15.0 und früher des 40-100 GbE IP-Kerns verlassen.

    Dieses Problem wurde in Version 15.1 des 40-100 GbE IP-Kerns behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.