Artikel-ID: 000082051 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.08.2013

Warum funktioniert CvP nicht korrekt, wenn die Avalon-MM PCIe Hard IP verwendet wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines bekannten Problems in den Quartus® II Softwareversionen v12.0SP2 und früher funktioniert Configuration via Protocol (CvP) nicht korrekt, wenn Avalon® MM-Modus verwendet wird.
    Lösung

    Um dieses Problem in der Softwareversion v12.0SP2 zu beheben, ändern Sie die automatisch generierte Qsys-RTL-Datei auf der obersten Ebene, um sicherzustellen, dass die folgenden Parameter festgelegt sind:

    .bypass_clk_switch_hwtcl ("falsch"),
    .cseb_cpl_status_during_cvp_hwtcl ("completer_abort"),
    .core_clk_sel_hwtcl ("core_clk_250"),
    .rx_ei_l0s_hwtcl (0),
    .enable_l0s_aspm_hwtcl ("falsch"),

    Dieses Problem wurde in Version 12.1sp1 der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.