Artikel-ID: 000082047 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.08.2014

Warum sehe ich einen falschen Readdatavalid-Pulse von der Avalon MM Clock Crossing Bridge, wenn der Master-Reset bestätigt wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

An der Avalon® MM Slave-Schnittstelle wird möglicherweise ein falscher readdatavalid-Pulse angezeigt, wenn der Avalon MM Master Interface-Reset auf der Avalon MM Clock Crossing Bridge bestätigt wird.

Eine Clock Crossing Bridge wird von Qsys abgeleitet, wenn ein Avalon-MM-Master mit einem Avalon-MM-Slave verbunden ist. Die Taktfrequenzen und Resets für die beiden Schnittstellen sind unterschiedlich.

Lösung

Um diese Situation zu vermeiden, stellen Sie sicher, dass die Rücksetzfunktion für beide Ports der Avalon MM Clock Crossing Bridge aus derselben Quelle stammt, damit sie nicht unabhängig geltend gemacht werden können.

Das Reset-Schema der Avalon MM Clock Crossing Bridge soll in einer zukünftigen Version der Quartus® II Software verbessert werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.