Artikel-ID: 000082008 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.11.2014

Gibt es Unterschiede im Verhalten zwischen RTL-Simulation und Hardware bei der Implementierung der dynamischen Rekonfiguration von Rx CDR PLL mit der direkten Schreibmethode von Stratix®-V-Geräten?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja, bei der Implementierung der dynamischen Rekonfiguration von Rx CDR PLL mit der direkten Schreibmethode in Stratix®-V-Geräten können Unterschiede im Verhalten zwischen RTL-Simulation und Hardware festgestellt werden.

    Lösung

    Bei der RTL-Simulation können Sie die Differenz mit der Direct-Write-Methode in die MIF-Datei schreiben. Für Hardware muss die gesamte Rx CDR PLL MIF-Datei geschrieben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    Stratix® V FPGAs
    เอฟพีจีเอ Stratix® V GS

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.