Beschreibung
Dieses Problem kann während einer Timing-Simulation auf Gate-Ebene auftreten, wenn die Taktfrequenz einer SCFIFO-Megafunktion größer als 400 MHz ist. Dieses Problem ist auf falsche Timing-Werte in der SDO-Datei zurückzuführen, die vom Netlist Writer in der Quartus® II Softwareversion 5.1 SP1 generiert wurde.
Dieses Problem wurde ab Version 6.0 der Quartus II Software behoben.
Patch 1.14 ist auch zur Behebung dieses Problems für Version 5.1 SP1 verfügbar. Wenden Sie sich für den Patch an Altera-Anwendungen.
Dieses Problem tritt nicht auf, wenn Sie Ihr Design in der Quartus II Software simulieren.