Artikel-ID: 000081966 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.04.2013

Sind die Ausgabestifte für die teilweise Neukonfiguration auf Stratix V-, Arria V- und Cyclone V-Geräten standardmäßig als Open Drain konfiguriert, wenn diese Pins in meinem Quartus II Projekt aktiviert sind?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Wenn in Quartus® II Softwareversionen 12.1 und früher die PR-Pins (Partial Reconfiguration) für Stratix® V-, Arria® V- oder Cyclone® V-Geräte aktiviert sind, werden die Ausgänge nicht als Open Drain konfiguriert und werden von der VCCIO-Versorgung der Bank, in der sie sich befinden, betrieben.
Lösung Die Open-Drain-Funktion wird in einer zukünftigen Version der Quartus II Software als Option für diese Pins bereitgestellt.

Weitere Artikel

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.