Warum wird bei der Verwendung von derive_pll_clocks mit UniPHY-basierten Speichercontrollern Zeitprobleme gemeldet?

Aufgrund eines Problems in der Quartus® II Softwareversion 13.0 SP1 mit Patch 1.dp5 werden Sie während der Kompilierung bestimmte Warnmeldungen beobachten und DDR-Probleme innerhalb des TimeQuest Timing Analyzer melden, wenn die folgenden Kriterien erfüllt sind: 

• derive_pll_clocks wird in einer.sdc-Datei (Synopsys Design Constraint) nach den .sDC-Dateien aufgerufen, die mit der UniPHY-basierten Megafunktion generiert wurden
• UniPHY-basierter DDR2- oder DDR3-Speicher-Contoller mit den folgenden Frequenzbereichen:

Die folgende Warnung kann während der statischen Timing-Analyse mit TimeQuest Timing Analyzer angezeigt werden:

Warning (332088): No paths exist between clock target "<variation name>|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk" of clock "<variation name>|altera_pll_i|general[0].gpll_afi_clk" and its clock source. Assuming zero source clock latency.

Um dieses Problem zu beheben, laden Sie den Patch unten herunter und installieren Sie diesen. Der Quartus II Softwareversion 13.0 SP1 Patch 1.dp5 muss installiert werden, damit der Patch unten korrekt funktioniert.

• Laden Sie den Patch 13.0 SP1 1.dp5l für Windows herunter (.exe)
• Laden Sie den Patch 13.0 SP1 1.dp5l für Linux herunter (.run)
• Laden Sie die Readme für die Quartus II Software Version 13.0 SP1 Patch 1.dp5l herunter (.txt)

Die EMIF-IP muss neu generiert und das Design neu kompiliert werden, nachdem der Patch oben erfolgreich installiert wurde.

Dieses Problem wird in einer zukünftigen Version der Quartus II Software behoben.