Artikel-ID: 000081945 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 15.04.2015

Wie kann ich VSEC-Register in meiner Hard IP für PCI Express verwenden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Das Folgende ist ein Framework für die Implementierung der VSEC Registernutzung.

Lösung

1) Richten Sie Ihren VSEC Speicher mit dem internen RAM in der FPGA Fabric ein.

2) Im Altera® Anbieterspezifischer VSEC Extended Capability Header (Offset-0x200), festgelegte Bits [31:20]zur 0x400 (für die HardIP reservierter Platz, es stehen auch andere reservierte Standorte zur Verfügung)

3) Decodieren Sie die TLPs, die auf den Bereich abzielen, 0x400 plus () die Speichergröße, die für die neue VSEC-Funktion benötigt wird

4) Stellen Sie sicher, dass der VSEC Speicher über die Logik der Anwendungsebene decodiert und codiert wird

Zugehörige Produkte

Dieser Artikel bezieht sich auf 16 Produkte

เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GZ
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GT
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.