Artikel-ID: 000081919 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.06.2015

Warum fehlt meinem Arria V QDR II und QDCONFIG SRAM Controller mit UniPHY IP ein CQn-Taktsignal?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Die Arria® V-Architektur unterstützt keine komplementäre CQ-Taktfrequenz. Stattdessen werden beide Kanten der CQ-Taktfrequenz verwendet, um die Lesedaten zu erfassen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Arria® V FPGAs und SoC FPGAs
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.