Artikel-ID: 000081888 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.12.2013

Fehler (175001): Pfad konnte nicht platziert werden, um ein Signal vom PLD-Kern zum I/O-Pin zu leiten

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieser Fehler kann in den Quartus® II Software-Versionen 13.0 und 13.1 angezeigt werden, wenn Arria® V oder Cyclone® V SoCs verwendet werden. Dieser Fehler tritt auf, wenn Sie HPS-I/O-Pins (Hard Processor System) verwenden und im FPGA-Design eine ALTLVDS-Intel® FPGA IP instanziieren.

    Dies ist kein gültiger Fehler; zwischen den HPS-I/O-Pins und den FPGA-I/O-Pins bestehen keine Ressourcen-Abhängigkeiten.

    Lösung

    Laden Sie den folgenden Patch herunter, um diesen Fehler für die Quartus II Software Version 13.1 zu beheben:

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Arria® V ST SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    Cyclone® V SX SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.