Beschreibung
Aufgrund eines Problems in der Quartus® II Softwareversion 12.0 SP1 und neuer können Sie zwei verschiedene Beziehungen für Timing-Pfade zum altera_reserved_tdo Port sehen. Dieses Problem tritt in Arria® V-, Cyclone® V- und Stratix® V-Designs auf, die den SignalTap™ II Logikanalysator verwenden und den altera_reserved_tdo Port manuell einschränken.
Der TimeQuest™ Timing Analyzer meldet fälschlicherweise Zeitablaufspfade sowohl vom ansteigenden als auch vom herabfallenden Edge.
Lösung
Dieses Problem wurde ab Version 12.1 der Quartus II Software behoben.