Artikel-ID: 000081811 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 28.11.2014

Wie kann ich für Arria® V-, Cyclone® V- und Stratix® V-Geräte die Boot-Adresse des Anwendungsabbilds in den data_in[23..0]-Port im altremote_update schreiben, um den gesamten Speicherplatz in einem EPCQ256-Gerät zu adressieren?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Fernaktualisierungsschaltung von Arria® V, Cyclone® V und Stratix® V kann nur 24-Bit-Adressierung verarbeiten. Bei Konfigurationsbausteinen wie EPCS128 oder EPCQ128 und Konfigurationsbausteinen mit geringerer Dichte, die 24-Bit-Adressierung verwenden, entspricht das 24-Bit-PGM[23:0]-Feld allen 24 Bits der aktiven seriellen Startadresse. Bei EPCQ256-Geräten, die 32-Bit-Adressierung verwenden, entspricht das PGM[23:0]-Feld jedoch den 24 MSB der aktiven seriellen Startadresse. Somit wäre die 32-Bit-Adresse {pgm[23:0], 8'b0}.

Lösung

Im altremote_update Modul der Quartus® II-Softwareversion 13.0 oder früher hat der data_in[]-Bus eine Breite von 24 Bit. Daher müssen Sie bei EPCQ256-Geräten die niedrigsten 8 LSB abschneiden, wenn Sie die Boot-Adresse des Anwendungsabbilds während des Factory-Image schreiben.

Wenn die Boot-Adresse beispielsweise 0x00020000 ist, müssen Sie die 0x000200 auf data_in[23..0] der Megafunktion setzen.

Wenn die Boot-Adresse beispielsweise 0x01C00000 ist, müssen Sie die 0x01C000 auf data_in[23..0] der Megafunktion setzen.

Ab Quartus II Softwareversion 13.1 sind die data_in[] Busbreiten wie folgt:

• 24-Bit-Busbreite bei Verwendung eines 3-Byte-Adressierungskonfigurationsgeräts, z. B. EPCS128.

• 32-Bit-Busbreite bei Verwendung eines 4-Byte-Adressierungskonfigurationsgeräts, z. B. EPCQ256.

Daher müssen Sie ab der Quartus II-Softwareversion 13.1 nicht mehr die niedrigsten 8 LSB abschneiden, wenn Sie die Boot-Adresse des Anwendungs-Images während des Factory-Image schreiben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 13 Produkte

เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.