Beschreibung
In einem ARM-basierten System stehen zwei Interruptstufen zur Verfügung: schneller Interrupt-Request (FIQ) für schnelle Interrupt-Handhabung mit geringer Latenz und Interrupt-Request (IRQ) für allgemeine Interrupts.
Ein ARM-Prozessor bewältigt eine Ausnahme (eine Verzweigungsanweisung), indem er eine Anweisung von einer bestimmten, von der Ausnahme definierten Adresse geladen wird. Die erste Anweisung einer IRQ-Ausnahme wird von Adresse 4 abgerufen.Alle Anweisungen in der Die Ausnahme-Handler-Tabelle muss Branch-Anweisungen sein, mit Ausnahme der letzten. Die letzte Ausnahme in der Tabelle ist die FIQ. Da diesem Handler nichts folgt, kann die erste Anweisung eine nützliche Anweisung sein (d. h. keine Verzweigungsanweisung).
Die Interrupt-Latenz wird auch für FIQ-Interrupts reduziert, da die zusätzlichen Bankregister zur maximalen Effizienz verwendet werden können, indem die Notwendigkeit einer Kontextspeicherung verhindert wird.