Wenn Sie den DDR3 SDRAM-Controller mit UniPHY-Intel® FPGA IP verwenden, ist die Option Enable Error Detection and Correction Logic (Fehlererkennung und Korrekturlogik aktivieren ) aktiviert. Alle Daten, die über den Lesebefehl mit Single-Bit-Fehlern aus dem Speicher zurückgesendet werden, werden automatisch korrigiert, unabhängig davon, ob die Automatische Korrekturfunktion aktiviert ist oder nicht. Dies erfolgt durch den Decoder, der Single-Bit-Fehlerkorrekturen durchführt.
Die Option "Automatische Fehlerkorrektur aktivieren" ist eine zusätzliche Funktion, die es einem anderen Lese-Modify-Write-Prozess ermöglicht, den Einzelbitfehler im Speichergerät zu korrigieren.
Die Option Enable Error Detection and Correction Logic (Fehlererkennung und Korrekturlogik aktivieren ) kann nur die Lesedaten, nicht die geschriebenen Daten, auf dem Speichergerät korrigieren.