Aufgrund eines Problems in der Quartus® II Softwareversion 13.0 und früher können Designs, die Qsys mit Avalon-ST-Adaptern verwenden, während der Synthese auf den oben genannten Fehler stoßen. Dieses Problem betrifft Qsys-Systeme, die in VHDL generiert werden. Das Problem wirkt sich nicht auf Qsys-Systeme aus, die in Verilog HDL generiert werden. Dieses Problem ist auf falsche Datentypen im Installationsverzeichnis /ip/altera/avalon_st/altera_avalon_st_adapter/altera_avalon_st_adapter_hw.tcl.
Laden Sie die Datei unten herunter, um dieses Problem zu umgehen, und laden Sie sie in das Installationsverzeichnis /ip/altera/avalon_st/altera_avalon_st_adapter.
Nach der Aktualisierung der Datei referieren Sie das System und regenerieren Sie das System für VHDL-Synthesedateien.
Dieses Problem wurde ab der Quartus II Softwareversion 13.0 SP1 behoben.