Artikel-ID: 000081585 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.09.2013

Kann ich die xgmii_rx_clk- oder xgmii_tx_clk Ports mit dem rx_coreclkin Port der 10GBASE-R PHY IP verbinden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Nein, Sie können die xgmii_rx_clk- oder xgmii_tx_clk Ports nicht mit dem rx_coreclkin Port der 10GBASE-R PHY IP verbinden.

Lösung

Wenn Sie den rx_coreclkin Port der 10GBASE-R PHY IP aktivieren, muss das rx_coreclkin-Signal 156,25 MHz außerhalb der IP generiert werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 8 Produkte

เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GZ
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.