Artikel-ID: 000081556 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 28.07.2015

Fehler: domain_0_default_slave: altera_error_response_slave unterstützt die Generierung für VHDL-Simulation nicht

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der Quartus® II Softwareversion 15.0 (nur Windows) können Qsys-Systeme, die die altera_error_response_slave IP umfassen, keine VHDL-Simulationsmodelle und Testbenches generieren.

    Lösung

     

    Zur Problemumgehung sollte Verilog für Simulation verwendet werden.

    Dieses Problem wird in der zukünftigen Version der QuartusII-Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.