Artikel-ID: 000081522 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.11.2011

PLL Master erforderlich für die Simulation von PLL Slave für UniPHY External Memory Interfaces

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Das Beispiel für Simulationsdesign (im _example_design\simulation Ordner generiert) funktioniert nicht korrekt, wenn der Kern mit PLL parameterisiert ist Sharing-Modus = Slave, DLL-Sharing-Modus = Slave, oder OCT Sharing-Modus = Slave.

    Lösung

    Die Problemumgehung für dieses Problem besteht darin, sicherzustellen, dass eine Master-Instanziierung wird bereitgestellt, um den Slave zu fahren. Führen Sie dazu die folgenden Schritte durch (a PLL-Beispiel wird angezeigt):

    1. Generieren Sie eine zweite, identisch parameterisierte, IP-Kern mit auf Master festgelegtem PLL-Sharing-Modus.
    2. Manuelles Instanziieren des zweiten IP-Kerns in der obersten Ebene Datei des Beispieldesigns des Slave-Cores, _example_design\simulation_example_sim.v.
    3. Verbinden Sie Master und Slave, indem Sie die übliche PLL befolgen Sharing-Flow.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.