ECC-Logik im Controller immer aktiviert, wenn CSR aktiviert ist

Dieses Problem betrifft DDR2-, DDR3- und LPDDR2-Produkte.

Wenn die Controller-Einstellung "Enable Configuration" (Konfiguration aktivieren) und Status Register Interface ist aktiviert und Enable Error (Fehler aktivieren) Erkennungs- und Korrekturlogik ist nicht aktiviert, die ECC-Soft-Logik ist im IP-Kern nicht aktiviert. Dies führt zu weiteren Ressourcennutzung und kann die mögliche fmax des Controllers verringern.

Die Problemumgehung für dieses Problem sieht wie folgt aus:

1. Öffnen Sie die Datei alt_mem_ddrx_csr.vin einem Texteditor.
2. Ändern Sie in der Nähe von alt_mem_ddrx_csr.v die CTL_ECC_CSR_ENABLED = 1 bis CTL_ECC_CSR_ENABLED = 0.
3. Suchen Sie in alt_mem_ddrx_csr.v den folgenden Codeblock:

if (!CTL_ECC_CSR_ENABLED) begin assign cfg_enable_ecc = 1\'b1; // default value assign cfg_enable_auto_corr = 1\'b1; // default value assign cfg_gen_sbe = 0; assign cfg_gen_dbe = 0; assign cfg_enable_intr = 1\'b1; // default value assign cfg_mask_sbe_intr = 0; assign cfg_mask_dbe_intr = 0; assign cfg_clr_intr = 0; assign cfg_mask_corr_dropped_intr=0; end

Ändern Sie den Codeblock in Folgendes:

if (!CTL_ECC_CSR_ENABLED) begin assign cfg_enable_ecc = 1\'b0; // default value assign cfg_enable_auto_corr = 1\'b0; // default value assign cfg_gen_sbe = 0; assign cfg_gen_dbe = 0; assign cfg_enable_intr = 1\'b0; // default value assign cfg_mask_sbe_intr = 0; assign cfg_mask_dbe_intr = 0; assign cfg_clr_intr = 0; assign cfg_mask_corr_dropped_intr=0; end �

Dieses Problem wird in einer zukünftigen Version behoben.