Die folgende Fehlermeldung ist auf die falsche nPERST-Pin-Platzierung im PCI-Express-Intel® FPGA IP kern zurückzuführen. Diese Fehlermeldung wird beispielsweise angezeigt, wenn Sie pin nPERSTL0 mit der unteren linken HIP in Cyclone® V-Geräten verwenden.
Fehler (175001): Hard IP konnte nicht platziert werden
Info (175028): Der Name der harten IP: | altpcie_cv_hip_ast_hwtcl:dut | altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl |
altpcie_av_hip_128bit_atom: altpcie_av_hip_128bit_atom | arriav_hd_altpe2_hip_top
Fehler (10104): Es konnte kein Pfad zwischen dem I/O-Pad und dem PINPERST-Port der PCI Express Hard IP gefunden werden.
Fehler (10151): "HIP_X1_Y15_N0" ist kein rechtlicher Ort für das "I/O-Pad", das mit der PINPERSTN der PCI Express Hard IP verbunden ist.
Info (10371): 2 potenzielle Standorte für I/O-Pad: PIN_W24, PIN_Y23.
Info (175029): 1 Ort ist betroffen
Info (175029): HIP_X1_Y15_N0
Die richtige Zuordnung für nPERSTL0 und nPERSTL1 in einem Cyclone® V-Gerät ist:
Unten PCIe Hard IP --> nPERSTL1
Top-PCIe-Hard-IP – > nPERSTL0
Dieses Mapping ist das Gegenteil von Stratix® V- und Arria® V-Geräten, bei denen die untere PCIe Hard IP mit nPERSTL0 verbunden ist und die oberste PCIe Hard IP mit nPERSTL1 verbunden ist.