Artikel-ID: 000081478 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.08.2015

Warum erhalte ich einen Fehler, wenn ich versuche, den HPS SPI Controller-Takt zu platzieren?

Umgebung

  • Intel® Quartus® II Software
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise erhalten Sie bei der Kompilierung Ihres Cyclone® V SoC-basierten Designs einen Fehler, wenn der sclk_out Stift, der mit dem HPS SPI Controller sclk_out Pin verbunden ist, einer Pin zugewiesen wird, auf die eines der RCLK-Netzwerke (Regional Clock), auf die der sclk_out Port auf dem HPS Zugriff hat, nicht zugegriffen werden kann.

    Fehler (14566): Aufgrund von Konflikten mit bestehenden Einschränkungen konnten 1 Peripheriekomponente(en) nicht platziert werden (1 automatisch beworbene Takttreiber)

    Lösung

    Der HPS SPI Controller sclk_out Port kann auf die Taktnetzwerke RCLK[76:81] und RCLK[0:9] zugreifen.

    Wenn der sclk_out Port auf Ressourcen außerhalb dieser Regionen zugreifen muss, muss ein LCELL-Primitive verwendet werden, damit andere Verbindungen verwendet werden können.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Cyclone® V SE SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.