Kritisches Problem
Beschreibung
Bei Designs, die mehrere PMA-Blocks mit LVDS-I/O enthalten, ist die LVDS-Kanäle aus verschiedenen Dreifach-Speed-Ethernet-MegaCore-Funktionen keine gemeinsame PLL teilen.
Dieses Problem betrifft Designs, die die Stratix II, Stratix II GX, Stratix III und Stratix IV E/GX Gerätefamilien.
Lösung
Keine Problemumgehung. Dieses Problem wurde in Version 11.0 der Dreifachgeschwindigkeit behoben Ethernet-MegaCore-Funktion.