Artikel-ID: 000081439 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 11.09.2012

Wie richte ich die Marvel 88E111 Ethernet PHY im Cyclone IV GX FPGA Development Kit auf den RGMII-Schnittstellenmodus ein?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Hardware-Standardeinstellung Cyclone® IV GX FPGA Development Kit ist auf den SGMII-Schnittstellenmodus eingestellt. Die Marvel 88E1111 Ethernet-PHY schnittstellen das Cyclone IV GX Gerät mit RGMII, so dass Sie die Schnittstelleneinstellungen über das MDIO-Register des PHY-Geräts überschreiben müssen. Um sie auf den RGMII-Schnittstellenmodus zu setzen, folgen Sie dem unten stehenden Verfahren.

Schreiben Sie 0xB in HWCFG_MODE (Register 27, Bit[3:0])
Schreiben Sie 0x1 zur RGMII Empfangs-Timing-Steuerung (Register 20, Bit[7])
Schreiben Sie 0x1 zur RGMII-Übertragungszeitsteuerung (Register 20, Bit[1])
Write 0x1 to Reset (Registe 0, Bit[15], Self-Clearing-Bit)

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

เอฟพีจีเอ Cyclone® IV GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.