100G Interlaken IP Core Benutzerhandbuch gibt falsche Bits im ALIGN Register an

Das 100G Interlaken MegaCore Function Benutzerhandbuch beschreibt das ALIGN Register zu Offset 0x20 wie folgt:

• Bit 1: TX-Lanes sind ausgerichtet.
• Bit 0: RX-Lanes sind ausgerichtet.

Das Ausrichtungsfeld der TX-Lane befindet sich jedoch tatsächlich in Bit 12. des Registers.

Die korrekte Registerbeschreibung lautet:

• Bit 12: TX-Lanes sind ausgerichtet.
• Bit 0: RX-Lanes sind ausgerichtet.

Dieses Problem ist in der 100G-Interlaken-MegaCore-Funktion vorhanden Benutzerhandbücher v12.1 und v12.1 SP1.

Sie sollten alle anderen Bits dieses Registers ignorieren. Einige von sie lesen nicht als reguläre Reservierte Bits, mit dem Lesewert von 0. Bits [11:1] und Bits [31:13] im ALIGN Register sind jedoch sollte ignoriert werden.

Um dieses Problem zu beheben, lesen Sie den TX-Lane-Ausrichtungsstatus aus Bit 12 des ALIGN Registers und Ignorieren der Werte in allen Bits außer Bits 0 und 12.

Dieses Problem wurde in Version 13.0 der 100G behoben Benutzerhandbuch für die Interlaken MegaCore-Funktion (vom 05.06.2013).