Artikel-ID: 000081389 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum sperrt sich die CMU PLL in der konfiguration, bevor das busy signal in Arria II GX/GZ, Stratix IV GX/GT und Hardcopy GX Geräten de-bestätigt wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Möglicherweise sehen Sie eine lose CMU PLL-Sperre in einer gebundenen Konfiguration, bevor das Busy-Signal in Arria® II GX/GZ, Stratix® IV GX/GT und Hardcopy® GX Geräten de-bestätigt wird, wenn CMU PLL heruntergefahren wird, bevor ALTGX_RECONFIG busy-Signal während des Offset-Stornovorgangs de-bestätigt wird. DIE CMU PLL wird für die interne Spannungskalibrierung in der Bond-Konfiguration heruntergefahren.

Benutzer, die nur steigende Randbereich pll_locked Signal verwenden, um tx_digitalreset auszulösen, sind betroffen.

Die Problemumgehung besteht darin, auf ALTGX_RECONFIG vielbeschäftigte Signal zu warten, um es zu de-assertisieren, bevor pll_locked überwacht wird.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Stratix® IV GT
HardCopy™ IV GX ASIC-Geräte
เอฟพีจีเอ Stratix® IV GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.