Artikel-ID: 000081312 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Was sind die Vih- und Die-Ebene für die Eingabepuffer der Stratix®- und Stratix® GX-Konfigurations-Dual-Purpose-Pins, wie die DATA[7..0] und PPA-Pins (nWS, nRS, CS und nCS) während der Konfiguration?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Die Vih- und Die-Ebene für die Eingabepuffer der zweizweckigen Stratix- und Stratix-GX-Konfigurationsstifte hängen vom VCCIO der IO-Bank ab, in der sich diese Zweizweck-Pins befinden.

Wenn der VCCIO der IO-Bank des DATA0-Pins beispielsweise 3,3 V beträgt, dann sind die entsprechenden Vih- und Dies-Ebenen des DATA0-Eingabepuffers mit einem 3,3 V LVTTL-Eingabepuffer ähnlich. Gleiches gilt auch für andere VCCIO-Werte. Angenommen, die IO-Bank des DATA0-Pins ist 1,5 V, und dann hat der DATA0-Eingabepuffer ähnliche Vih- und Auchl.-Werte mit einem 1,5 V LVTTL-Eingabepuffer.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.