Sie können die Stratix® V und Arria® V GZ-Gerät ATX PLL Kalibrierungsanforderung erfüllen, dass der Transceiver-Referenz-Takt beim Start der Gerätekonfiguration vorhanden sein muss, indem Sie den nichtflüchtigen Speicher eines Clock-Transceivers One-Time Programmable (OTP) mit einer Standard-Transceiver-Referenz-Taktfrequenz programmieren.
Je nach Clock-Tree-Design wäre der Referenz-Takt zu Beginn der FPGA Konfiguration verfügbar und die Transceiver-Kalibrierungsanforderungen erfüllt werden könnten. Eine Neuprogrammierung der Taktfrequenz für eine andere Frequenz während FPGA Benutzermodus (möglicherweise über I2C) ist je nach verwendeter Taktfrequenz weiterhin möglich.
Die vom Taktgerät generierte Standard-Transceiver-Referenztaktfrequenz muss der von der FPGA Geräte-Transceiver-IP erwarteten Standardfrequenz entsprechen.