Artikel-ID: 000081234 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Was ist die Stromquelle für differential- und differentialdifferente I/O-Pins in Stratix III und Stratix IV Geräten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei Verwendung differenzierter Standards an dedizierten Takteingangsstiften an den oberen und unteren Banken der Stratix® III und Stratix IV-Geräte werden sie von der differentialen Taktnetzteil-VCC_CLKIN angetrieben, die mit 2,5 V verbunden werden müssen. VCC_CLKIN ist unabhängig von VCCIO und VCCPD.

Bei verwendung von differenzierten Eingängen in den oberen und unteren Banken werden die Eingangspuffer von VCCPD angetrieben, der mit 2,5 V verbunden werden muss.

Bei unterschiedlichen Ausgängen in den oberen und unteren Banken werden die Ausgangspuffer von VCCIO betrieben, der mit 2,5 V verbunden werden muss.

Bei Verwendung von differenzierten Eingängen in den Seitenbanken werden die Eingangspuffer mit VCCPD betrieben, die mit 2,5 V verbunden werden müssen.

Bei verwendung von differenzierten Ausgängen in den Seitenbanken werden die Ausgangspuffer von VCCIO betrieben, der mit 2,5 V verbunden werden muss.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® IV E

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.