Beschreibung
Wenn Sie die Dreifachgeschwindigkeits-Ethernet-IP (TSE) im LVDS-Modus für Arria® V-Geräte kompilieren, erhalten Sie die folgenden Warnmeldungen während der Analyse und Synthese:
Warnung: Der OUTCLK-Port an der PLL ist nicht korrekt an angeschlossen. Der Ausgabe-Clock-Port auf der PLL muss angeschlossen sein.
Info: Muss angeschlossen sein
Lösung
Der Grund für diese Warnung ist, dass ALTLVDS_RX einen langsamen PLL-Takt generiert, selbst wenn er sich im Soft-CDR-Modus befindet und nur der DPA-Takt verwendet wird.
Die Warnung weist einfach darauf hin, dass die langsame Taktfrequenz PLL keine Lüfter hat.
Daher kann diese Warnmeldung sicher ignoriert werden.