Wenn Sie die pin_assignments.tcl-Datei für DDR3L SDRAM UniPHY-basiertes Controller-Design in der Quartus® II Softwareversion 11.0sp1 und 11.1 ausführen, sehen Sie, dass die folgenden Zuweisungen fehlen:
-
Adress- und Befehlssignale haben keine Ausgabe-Beendigungszuweisungen.
-
Speichertakt-Ausgängen werden "Reihe 40 mit Kalibrierung" anstatt "ohne Kalibrierung" zugewiesen.
-
Adress- und Befehlssignale verwenden den falschen Steuerungsblock für die Beendigung
Dies ist ein bekanntes Problem in der Quartus® II Softwareversion 11.1 und 11.0SP1.
Die Problemumgehung besteht wie folgt:
- Weisen Sie die Adress- und Befehlssignale zur Ausgabe-Beendigung der "Reihe 40 mit Kalibrierung" zu:
set_instance_assignment -Name OUTPUT_TERMINATION "REIHE 40 SET_INSTANCE_ASSIGNMENT MIT KALIBRIERUNG" zu {addr/cmd}
- Ändern Sie die Speichertaktzuweisungen (mem_ck und mem_ck_n) zur Ausgabe-Beendigung der "Reihe 40 ohne Kalibrierung":
set_instance_assignment -name OUTPUT_TERMINATION "REIHE 40 MEM_CK OHNE KALIBRIERUNG" auf {mem_ck/mem_ck_n}
- Weisen Sie die Adress- und Befehlssignale dem korrekten Beendigungssteuerungsblock zu:
set_instance_assignment -name TERMINATION_CONTROL_BLOCK "{path}_p0_oct_control:uoct_control|sd1a_0" -to {addr/cmd}
Kompilieren Sie das Design; Sie sollten die richtigen Zuweisungen auf den DDR3 Schnittstellenstiften sehen.
Dieses Problem ist ab Version 12.0 der Quartus® II Software behoben.