Artikel-ID: 000081200 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.06.2013

Warum wird die Byte-Reihenfolge in der Simulation für Dual-Port-Speicher mit gemischter Breite zurückgenommen?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Aufgrund eines Problems in der Quartus® II Softwareversion 13.0 und früher kann die Byte-Reihenfolge für Dual-Port-Speicher mit gemischter Breite zwischen RTL und Gate-Level-Simulation zurückverwendet werden. Dieses Problem kann auftreten, wenn sie einen Speicher in Ihrem RTL-Code inferenten.
Lösung

Um dieses Problem zu umgehen, ändern Sie Ihren RTL-Code so, dass die Speichervariable von hoch nach niedrig anstatt von niedrig auf hoch angeordnet ist.

Wenn Sie beispielsweise die Speicherdeklaration wie unten in Ihrem RTL-Code haben:

type ram_type1 is array (0 to DEPTH-1) of std_logic_vector((DATA_WIDTH -1) downto 0);

Gehen Sie wie folgt vor:

type ram_type1 is array (DEPTH-1 downto 0) of std_logic_vector((DATA_WIDTH -1) downto 0);

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.