Bei der Simulierung des Designs, das Altera® Speichercontroller-IPs über nativeLink in Quartus® II Softwareversion 8.0 und älter für Stratix® II GX-Geräte, erhalten Sie den folgenden Fehler in Modelsim
Anzahl ** Fehler: (vsim-3033) C:/path of the design/_phy_alt_mem_phy_sii.v: Instanziation of "stratixii_io" fehlgeschlagen. Die Designeinheit wurde nicht gefunden.
Der Fehler wird verursacht, weil die Simulations-Netzliste mit Stratix II Gerät generiert wird, die ausgewählte Produktfamilie jedoch Stratix II GX ist und der Nativelink Stratix II Atom Simulationsbibliothek nicht enthält, wenn die Produktfamilie als Stratix II GX ausgewählt wird.
Um dieses Problem zu beheben:
1. Führen Sie den folgenden TCL-Befehl in der Quartus II TCL-Konsole aus (View -> Utility Window -> TCL Console) oder fügen Sie den Befehl in der QSF-Datei für Ihr Projekt ein:
Für Verilog Design:
set_global_assignment -name EDA_DESIGN_EXTRA_ALTERA_SIM_LIB -section_id eda_simulation stratixii_ver
Für VHDL-Design:
set_global_assignment -name EDA_DESIGN_EXTRA_ALTERA_SIM_LIB -section_id eda_simulation stratixii
2. Führen Sie die NativeLink-Simulation nach der Ausführung der TCL-Befehle aus. Die Simulation wird ohne einen Fehler ausgeführt.
Dieses Problem wird in der zukünftigen Version der Quartus II Software behoben.