Artikel-ID: 000081169 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.12.2014

Warum stoppt die Avalon-MM DMA Hard IP for PCI Express Design den Empfang von Daten?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • DMA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn das RdDmaWaitRequest_i-Signal für einen längeren Zeitraum bestätigt wird, wird der interne Speicher des Lese-DMA-Moduls voll, was dazu führt, dass die Hard IP für PCI Express® FIFO erhält. Sobald die FIFO voll ist, wird die Verarbeitung eingehender Pakete gestoppt, solange das RdDmaWaitrequest_i Signal bestätigt wird.

    Lösung

    Umgestalten Sie Ihr RTL, um zu vermeiden, dass RdDmaWaitRequest_i ausgestellt wird.  Alternativ können Sie ihre Dauer auf einige Taktzyklen pro Transaktion begrenzen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 16 Produkte

    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Intel® Arria® 10 GT
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Intel® Arria® 10 GX
    Intel® Arria® 10 GT SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.