Für Stratix®, Cyclone® und früheren Familien gibt es keine Lese-Takt-Empfindlichkeit (rdclk) auf aclr. Für Stratix II, Cyclone II und neuere Gerätereihen wird ab Version 5.1 der Quartus® II Software die RDCLK-Empfindlichkeit auf aclr entfernt. Die Dcfifo-Megafunktion fügt für diese Geräte automatisch ein internes RDCLK-/ACLR-Synchronisierungsregister ein, das mit Version 5.1 beginnt.
Allerdings fügt die Megafunktion nicht automatisch ein internes Schreib-Takt-Synchronisierungsregister (wrclk) für aclr ein, da dies die Latenz je nach aclr-Timing beeinträchtigen kann. Im Benutzerhandbuch für Single & Dual-Clock FIFO Megafunctions (PDF) wird erläutert, wie Sie ein Synchronisierungsregister zwischen aclr und wrclk manuell hinzufügen können.