Artikel-ID: 000081150 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 05.04.2013

Wie konfiguriere und implementiere ich die Kaskadierungsfunktion Altera_PLL?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Im Vergleich zum herkömmlichen PLL-Kaskadieren; die Cascading-Funktion Altera_PLL verwendet einen dedizierten kaskadierenden Taktpfad zwischen einem Paar von fPLLs, um eine bessere Schwankungsleistung zu erzielen und globale Taktressourcen zu sparen.

Laden Sie dieses Anleitungsdokument herunter, um Altera_PLL kaskadierte Konfiguration mit Megafunktion und Implementierung zu erfahren.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Cyclone® V SE SoC-FPGA
Cyclone® V FPGAs und SoC FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.