Warum schaltet mein DDR3 Hard Memory Controller ODT nicht um?

Es gibt ein Problem mit dem DDR3-Hard-Memory-Controller, der dazu führt, dass das ODT-Signal (mem_odt) bei Schreib- und Lesezugriffen hoch bleibt.

Die Problemumgehung besteht wie folgt:

1. Setzen Sie mr1 RttNom in der Registerkarte MegaWigabed-Speicherparameter auf deaktiviert, setzen Sie MR2 RttWr auf KTQ/4 (oder was auch immer für Ihr Mainboard am besten geeignet ist)
2. IP erneut erstellen
3. Ändern Sie die folgende Änderung, um das mem_odt Signal dauerhaft hoch zu setzen. Öffnen Sie die Datei *_p0_*_addr_cmd_pads.v und ändern Sie die Datain-Verbindung in der ucmd_pad Instanziierung wie folgt:

Von:

.datain({ phy_ddio_we_n, phy_ddio_cas_n, phy_ddio_ras_n, phy_ddio_odt, phy_ddio_cke, phy_ddio_cs_n})
 
An:

.datain({ phy_ddio_we_n, phy_ddio_cas_n, phy_ddio_ras_n, 4\'b1111, phy_ddio_cke, phy_ddio_cs_n})

Kompilieren Sie das Design neu und beobachten Sie es mit einem Umfang, der mem_odt immer hoch ist. Durch die Deaktivierung von RttNom und die Aktivierung von RttWr wird sichergestellt, dass ODT im Speichergerät nur für Schreibzugriffe aktiviert ist.

Dieses Problem wird in einer zukünftigen Version der Quartus® II Software behoben.