Artikel-ID: 000081108 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.12.2013

Warum sehe ich Timing-Verletzungen, wenn ich die Arria V 10GBaseR PHY Soft-PCS verwende?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Takt-
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in Quartus® II Softwareversion 13.0 können Sie bei der Verwendung der Arria® V-Komponente 10GBaseR PHY Setup- oder Zeitverstöße in der Soft-PCS-Logik sehen. Dies ist darauf zurückzuführen, dass die PMA-Taktaktion zu einem Global Clock Network eingeführt wird, wodurch Clock Skew eingeführt wird.

    Lösung

    Um die Timing-Verletzungen zu beheben, können Sie die folgenden QSF-Zuweisungen zu Ihrem Design hinzufügen.

    • set_instance_assignment -name GLOBAL_SIGNAL "PERIPHERY CLOCK" zu *altera_xcvr_10gbaser*av_rx_pma|clkdivrx
    • set_instance_assignment -name GLOBAL_SIGNAL "PERIPHERY CLOCK" – zu *altera_xcvr_10gbaser*av_tx_pma|clkdivtx

    Dieses Problem wird in einer zukünftigen Version der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Arria® V FPGAs und SoC FPGAs
    เอฟพีจีเอ Arria® V GT

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.