Artikel-ID: 000081065 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.01.2014

Warum hängt mein Configuration via Protocol (CvP)-Design den PCIe-Bus nach einem CvP-Core-Fabric-Laden auf?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der PCIe-Bus® kann hängen, wenn das CvP-Update mit Revision Flow verwendet wird, wenn alle Partitionen, die für CvP verwendet werden, leer werden. Die Auswahlmöglichkeiten in der Quartus® II Software beim Erstellen einer Partition für CvP Update mit Revision Flow sind Leer, Quelle, Post-Fit und Post-Synthese. Die Standardeinstellung ist Leer, um die Anforderungen für die teilweise Neukonfiguration zu erfüllen.

Lösung

Stellen Sie bei der Verwendung von CvP Update mit Revision Flow sicher, dass keine CvP-Partitionen die Option Leere verwenden. Stellen Sie sicher, dass alle Partitionen spezifizieren Quelle, Nachbearbeitung oder Nachsynthese, je nach Bedarf Ihres Systems.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 13 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GT
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Arria® V GX

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.