Artikel-ID: 000081037 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.09.2013

Warum sehe ich Zeitverstöße innerhalb Altera DDR3 IP auf Pfaden, bei denen sowohl das Quellen- als auch das Zielregister in einer einzigen ALM platziert werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in den Quartus® II Softwareversionen 13.0 SP1 und früher sehen Sie möglicherweise Zeitverstöße in Ihrer Altera DDR3 IP für Pfade, bei denen sowohl das Quellen- als auch das Zielregister in einer einzigen ALM platziert werden. Das Problem tritt aufgrund einer Platzierungs- und Routing-Einschränkung auf, die spezifisch für die DDR3 IP ist.

Lösung

Um dieses Problem zu vermeiden, kommentieren Sie alle automatisch generierten FORM_DDR_CLUSTERING_CLIQUE-Zuweisungen aus der Projekt-Quartus-II-Einstellungen-Datei (.qsf) (#).

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.