Artikel-ID: 000080995 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum erhalte ich Timing-Verletzungen, wenn ich die altlvds_tx Megafunction verwende?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie die Senderfunktion von altlvds (altlvds_tx) verwenden, können Verletzungen des Setup-Timings auftreten, wenn Sie tx_inclock verwenden, um die Daten zu registrieren, die die SERDES-Blöcke füttern.  Die altlvds_tx Megafunction bietet Ihnen die Wahl, die tx_in Daten entweder mit dem tx_inclock oder dem tx_coreclock zu registrieren.  Ab Quartus® II Version 5.1 ist die Standardeinstellung tx_coreclock.  Die Verwendung von tx_coreclock zur Registrierung der Daten vor dem Feeds des SERDES ist die bessere Wahl, da es die optimale Phasenposition hat, um die Daten in Bezug auf den Hochgeschwindigkeitstakt zu registrieren, der das SERDES steuert.

Verletzungen des Setup-Timings sollten eliminiert werden, wenn Sie tx_coreclock anstatt tx_inclock verwenden, um die Daten in der altlvds_tx Funktion zu registrieren.  Darüber hinaus sollten Sie bessere Timing-Margen sehen, wenn Sie tx_coreclock anstelle von tx_inclock verwenden, selbst wenn Sie keine Timing-Verletzungen haben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.