Artikel-ID: 000080992 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.01.2017

Warum funktioniert mein HPS JTAG nicht, aber mein FPGA JTAG funktioniert?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der FPGA JTAG erfordert keine andere externe Taktquelle als TCK-Takt. Der HPS JTAG erfordert jedoch eine externe Taktquelle, die sich von der EOSC1-Pin-Quelle ableitet.  Der Debug Access Port (DAP) verwendet die von der Taktfrequenz generierte dbg_clk bei der Steuerung des HPS JTAG.

Lösung

Um dieses Problem zu beheben, stellen Sie sicher, dass der EOSC1-Pin über eine externe Taktquelle verfügt, und stellen Sie den Takt-Manager ein, um den dbg_clk an den DAP zu liefern.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Arria® V ST SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA
Arria® V SX SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.