Wenn Sie die DisplayPort (DP)-Beispieldesigns verwenden, die in der Quartus® Prime Software v15.1 Update 2 oder früher verfügbar sind, kann es sein, dass die Hardware-Demo-Designs das Video nicht anzeigen. Dieses Problem kann selbst dann auftreten, wenn die Verbindung erfolgreich trainiert wurde, wenn die DP-Farbtiefe nicht mit der vom Monitor unterstützten Farbtiefe kompatibel ist.
Stellen Sie sicher, dass die Einstellung für die Farbtiefe im Beispieldesign mit der Monitor-Farbtiefe kompatibel ist.
Altera® empfiehlt, die gleiche Einstellung für die Farbtiefe zu verwenden, die der Monitor unterstützt.
Passen Sie bei Bedarf die folgenden Farbtiefeparameter je nach Monitor-Farbtiefe an.
Wenn das Design beispielsweise mit einem Monitor mit 10 Bit pro Farbe (bpc) (oder 30 Bit pro Pixel) sowie einem 24-Bit-Pixel-Monitor funktionieren muss, setzen Sie die Parameter für die Farbtiefe auf 10 bpc (oder 30 bpp) wie folgt:
– Setzen Sie die maximale Videoeingangs-Farbtiefe für die DP-Quelle auf 10 bpc
– Setzen Sie die maximale Videoausgangs-Farbtiefe von DP Sink auf 10 bpc
- Setzen Sie die Pixel-Takt-Wiederherstellung bitec_clkrec_i.BPP auf 30.
Aktivieren Sie außerdem alle Optionen zur Unterstützung der Farbtiefe im DP-Parametereditor, die durch die maximale Video-Farbtiefe unterstützt werden können.
Unten sehen Sie die Schritte zum Anpassen der Einstellung der Farbtiefe im Beispieldesign:
Eine. Klicken Sie in Quartus auf "File --> Open" (Öffnen) und wählen Sie "control.qsys" aus.
B. Klicken Sie auf DisplayPort component(dp) in Qsys und setzen Sie die maximale Videoeingabe-/Ausgabe-Farbtiefe auf 10 bpc für DP Source und Sink in der Parametereditor-GUI.
c. Aktivieren Sie alle Supportoptionen für die Source- und Sink-Farbtiefe, die von den maximalen 10 bpc unterstützt werden:
- 6-bpc RGB oder YCbCr 444 (18 bpp)
- 8-bpc RGB oder YCbCr 444 (24 bpp)
- 10-bpc RGB oder YCbCr 444 (30 bpp)
- 8-bpc YCbCr 422 (16 bpp)
- 10-bpc YCbCr 422 (20 bpp)
d. Speichern Sie das Qsys-System und generieren Sie HDL
E. Setzen Sie im Top-Level-Modul (z. B. a10_dp_demo.v) den BPP-Parameter für die Pixel-Takt-Wiederherstellung (bitec_clkrec) auf 30.
F. Kompilierung des Projekts
g. Laden Sie die .sof-Datei herunter. Falls erforderlich, setzen Sie den FPGA zurück, indem Sie die Reset-Taste im FPGA Entwicklungs-Mainboard drücken.
In Quartus 16.0 und neuer ist die Standard-Farbtiefe im Beispieldesign auf 10 bpc (oder 30 Bits pro Pixel) eingestellt. Die Standardeinstellung funktioniert auch mit dem 24-Bit-Pixel-Monitor.