Artikel-ID: 000080977 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 27.08.2013

Fehler: Channel PLL Parameter 'output_clock_frequency' ist auf einen illegalen Wert von '<channel pll="" output="" frequency=""> MHz' gesetzt und der PMA Direct Parameter auf "false" gesetzt.</channel>

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der oben beschriebene Quartus® II Taktfrequenzfehler kann auftreten, wenn Sie die Cyclone® V Custom PHY mit einem Transceiver-Geschwindigkeitsgrad von -6 und einem Kerngeschwindigkeitsgrad von -7 in Quartus® II Softwareversion 13.0 verwenden. Dies ist auf eine falsch zugeordnete Transceiver-Geschwindigkeit zurückzuführen.

    Lösung

    Um dieses Problem zu beheben, sollten Sie ein Upgrade auf Quartus® II Softwareversion 13.0sp1 durchführen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Cyclone® V GX
    Cyclone® V ST SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.