Artikel-ID: 000080969 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum tritt PCIe LTSSM in den Polling.Compliance-Status (0x3) statt in den L0-Status (0xF) ein?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

PCI Express® LTSSM (Polling Compliance), wenn eine der folgenden Bedingungen auftritt:

1. Test_in[6] ist auf eins gesetzt 

2. Falsche Pin-Zuweisungen auf der Platine

   

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.