Diese Warnung kann in der Quartus® Software 17.0 und neuer angezeigt werden, wenn Ihr Stratix-10-Projekt derive_pll_clocks SDC-Beschränkung enthält.
Um diese Warnung zu vermeiden, können Sie diese Einschränkung aus der SDC-Datei löschen. Das Projekt mit Stratix 10 Gerät kann automatisch Pll-Takte ableiten.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.