Artikel-ID: 000080958 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.07.2017

Warum sind die Ausgangstakte der Intel® Arria® 10 IOPLL auf die fallende Flanke ausgerichtet und nicht auf die steigende Flanke des Referenztakts?

Umgebung

    Intel® Quartus® Prime Pro Edition
    IOPLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund des Problems in der Quartus® Prime Software zeigt das IOPLL-Simulationsmodell die Flanke des Ausgangstakts an, die auf die fallende Flanke des Referenztakts ausgerichtet ist, nicht die steigende Flanke des Referenztakts.

Lösung

Dies ist nicht das Verhalten, das Sie in Silizium sehen würden. Es handelt sich um einen Fehler im Simulationsmodell, der sich nicht auf die Hardware auswirkt. TimeQuest analysiert das Timing in Bezug auf die steigende Flanke des Referenztakts.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.