Artikel-ID: 000080958 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.07.2017

Warum sind Arria 10 IOPLL-Ausgangsuhren an einem herabfallenden Rand und nicht an einem ansteigenden Rand des Referenztakts ausgerichtet?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund des Problems in der Quartus® Prime Software zeigt das IOPLL-Simulationsmodell den Ausgabe-Taktrand an den herabfallenden Rand des Referenztakts, nicht an den ansteigenden Rand des Referenztakts.

    Dies ist nicht das Verhalten, das Sie im Halbleiterbereich sehen würden. Es ist ein Fehler im Simulationsmodell und beeinflusst die Hardware nicht. Das TimeQuest analysiert den zeitlichen Ablauf in Bezug auf den ansteigenden Rand des Referenztakts.  Dies wird in der späteren Quartus-Version® behoben.

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.