Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.1 wird diese Fehlermeldung möglicherweise angezeigt, wenn ihr Design die folgenden drei Bedingungen hat:
- Das Design verfügt über eine Instanz des Signal Tap Logikanalysators oder der In-System-Quellen und Prüfpunkte mit synchroner Übertragung.
- Ein Takt-Port im Design wird unter Verwendung der folgenden Benennungskonvention clk_ genannt. Beispiel: clk_100.
- Die Anzahl der Taktfrequenzen im Design ist größer als der Wert, der durch dargestellt wird.
Lösung
Um dieses Problem zu vermeiden, überprüfen Sie die im Design für die Taktanschlüsse verwendeten Namen und vermeiden Sie eine Benennungskonvention als clk_.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 20.2 behoben.