Artikel-ID: 000080951 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 12.06.2020

Interner Fehler: Subsystem: FYGR, Datei: /quartus/fitter/fygr/fygr_cdr_op.cpp, Zeile: 2875

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Standard Edition Software Version 19.1 oder früher kann dieser interne Fehler auftreten, wenn der E/A-Standard dem LVDS zugewiesen ist, dieser Pin jedoch nicht mit der LVDS-IP verbunden ist. Dieses Problem tritt nur bei Max V-Geräten® auf.

    Lösung

    Um das Problem zu umgehen, ändern Sie den E/A-Standard von LVDS in einen anderen Typ von E/A-Standard, wenn der Pin nicht mit LVDS IP verbunden ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    MAX® V CPLDs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.