Artikel-ID: 000080940 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum hat die Latenz des Zugriffs auf die UniPHY CSR-Schnittstelle in der 11.0- und neueren Version der IP im Vergleich zur 10.1-Version der IP zugenommen?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund der Änderung der CSR-Architektur (Configuration and Status Register) wird eine Zunahme des Zugangs in der 11.0- und späteren Version der IP erwartet. Vor der Version 11.0 wurde die Avalon-MM-Schnittstelle vom Controller der PHY ausgesetzt, aber in der Version 11.0 und neuer werden Avalon-MM-Bridge und Avalon-MM-Fabric verwendet, um die Avalon-MM-Schnittstelle zusammen mit der PHY CSR zu exportieren.
    Lösung

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Stratix® IV GX
    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® IV E

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.